pcb设计既等长,为何不等时(2)

来源:一博自媒体 时间:2015-11-30 类别:微信自媒体

作者:王锐      一博科技高速先生团队成员

上期文章《PCB设计既等长,为何不等时(1)》,高速先生模拟了五种情况做?#21592;齲?#21516;时也给出了时?#30828;?#20540;。下面我们来看看,为什么会出现此类时?#30828;?#24322;?




Case1:过孔带来的时?#30828;?#20540;为11ps,这个就很好理解了,过孔有一定的物理长度,该过孔长1mm,过孔本身还具有寄生电容和寄生电感,所以?#23548;?#24102;给信号的传输线延会比普通传输线要大,本例中是11ps,而且这个延时跟频率有一定关系。使用软件单独提取该过孔的模型,如下图,过孔的延时为10ps,与仿真得到的11ps差不多。




Case2:1倍线宽的蛇形绕线带来的延时差异是-10ps,比参考线快了10ps,造成延时差异的主要原因是信号的自耦合现象。在绕蛇形线的时候,期望的信号传输路径是沿着下图红色箭头传输,可是由于蛇形线之间的距离太近,导致信号?#23548;?#20256;输路径是下图绿色箭头所指示的那样(?#27604;唬导?#19978;信号也不会以绿色箭头那样传输,在这里这么标注只为了大家更形象的理解?#19988;洌?#21518;期会有详细解释)。所以就导致了信号提前到达接收端。




如果把蛇形线之间的间距拉开,比如从1倍线宽拉到3倍线宽,信号的延时差异立刻缩小到-2ps,差异就没?#24515;敲创?#20102;。所以在使用蛇形线匹配长度时,要注意蛇形线之间的间距一定要拉开,拉开多远可参考下图





Case3:当参考线跨过50mil的分割线时,带来的延时为14ps。在PCB设计中,同一层的平面常常会因为不同的用途而分割开来,由?#21496;?#20250;导致很多分割线。众所周知,传输线由信号路径和返回路径组成,信号的返回路径通常在距离信号路径最近的参考层上,?#20197;?#20449;号路径正下方(如下图红色圆圈)。如果跨过分割线,信号的返回路径被切断,信号就要寻找其他的返回路径回流,因此信号的回路面积就增大(如下图蓝色圆圈),传输线延时就会增大。




 

上一篇:论层叠设计的重要性下一篇:pcb设计既等长,为何不等时(1)

彩票站如何合买彩票
瑞波币手机钱包 探灵笔记小丽红色衣服怎么得 黑龙江体彩app下载 香港赛马会提供六和 北京皇冠体育 瑞波币价格预测 牛牛电影 时时乐走势图连线 中天未来方舟 木乃伊迷城返水 双彩网论坛 上海基诺开奖号 手机棋牌捕鱼 西游争霸打鱼机 利物浦vs富勒姆 魔兽世界月卡